摘要: 分析數(shù)字信號(hào)處理器在色選機(jī)色差信號(hào)處理中存在的技術(shù)瓶頸,以及可編程邏輯器件(PLD)在處理速度和獨(dú)立處理能力.上的優(yōu)勢(shì).給出可編程邏輯器件的具體電路設(shè)計(jì),PLD 的每路信號(hào)處理電路獨(dú)立且相同,共劃分輸入模塊、存儲(chǔ)模塊、延遲模塊.串行通訊模塊,比較模塊、輸出模塊等6個(gè)模塊,通過對(duì)該電路的仿矗岔析表明:PLD 設(shè)計(jì)達(dá)了脈寬控制和延時(shí)的預(yù)想目標(biāo)。

色選機(jī)(Color Sorting Machine) 是一種從運(yùn)動(dòng)的顆粒流中， 將雜質(zhì)進(jìn)行識(shí)別和噴除的光機(jī)電一體化的高科技設(shè)備.糧食顆粒從幾十甚至上百個(gè)溜槽順勢(shì)滑下，途經(jīng)過光電傳感器后，色選機(jī)的信號(hào)檢測(cè)處理系統(tǒng)利用糧食顆粒的光學(xué)特性，將顏色不正常、表面有缺陷或內(nèi)部變質(zhì)的疵品及雜物識(shí)別出，并自動(dòng)分選剔除.色差信號(hào)處理技術(shù)為色選機(jī)的核心技術(shù) ， 國內(nèi)外產(chǎn)品一般采用數(shù)字信號(hào)處理 DSP 來實(shí)現(xiàn).由于糧食顆粒的流量快、溜槽多，疵品出現(xiàn)的時(shí)間是隨機(jī)的，而且還要記錄從發(fā)現(xiàn)疵品到執(zhí)行噴除的時(shí)間， 實(shí)時(shí)性要求極高， 即使采用高性能的 DSP 也有捉襟見肘之感.在這種情況下， 為了節(jié)省成本， 國內(nèi)不少企業(yè)只好用降低對(duì)每個(gè)顆粒的信號(hào)檢測(cè)時(shí)間分辨率的方法來實(shí)現(xiàn)，但下料量大時(shí)，漏檢的可能性隨之增大， 限制了色選機(jī)性能向高端發(fā)展.目前， 國外一些色選機(jī)產(chǎn)品開始采用可編程邏輯器件(Pro-gramm able Logic Device， PLD) 做色差處理 C 3] .本文給出了色選機(jī)色差信號(hào)的 PLD 電路設(shè)計(jì).

1、基本原理

假設(shè)色選機(jī)每個(gè)通道有 n 個(gè)米道,對(duì)某米道同一位置米流的前\后側(cè)光電色差信號(hào) Vi,i,V,,,(1<i<n)的同步處理,構(gòu)成了整個(gè)信號(hào)處理單元[4.事先設(shè)定一閾值電平 Vorp,當(dāng) V,,i>V anp 或 V,,i>V mp 時(shí),表明發(fā)現(xiàn)疵米,則信號(hào)處理電路應(yīng)延時(shí) ta.set ,并輸出一定脈寬(tp)的脈沖(V,)作為后續(xù)噴閥電路的輸人信號(hào).t,的設(shè)定原則:若 Vi..或 V..高于 Vmp 的時(shí)間段 tp.r 小于預(yù)設(shè)值 tp.set,則 tp.set;反之,tp=tp.r.

綜上所述，色差信號(hào)處理有如下4個(gè)特點(diǎn).

(1)每個(gè)米道的光電色差信號(hào)處理有相對(duì)的獨(dú)立性.

(2)每個(gè)米道發(fā)現(xiàn)疵米是隨機(jī)的,故 ta,set 的計(jì)時(shí)時(shí)刻具有隨機(jī)性. 

(3)tp 大小具有隨機(jī)性.

(4)n 的大小對(duì)整體處理工作量有較大影響，目前,色選機(jī)有 

4個(gè)常規(guī)性能指標(biāo).

(1)對(duì)色差信號(hào)波形的采樣周期小于等于0.1 ms.

(2)能處理連續(xù)來的疵米.

(3)脈寬范圍:1.0 ms<l,≤8.0 ms,調(diào)整分辨率為0.1 ms,精度為5 1ps.

(4)延時(shí)時(shí)間:

8.0 ms≤tg<30.0 ms,調(diào)整分辨率0.1 ms,精度5 pus.采用 DSP 芯片來完成 n 米道整體信號(hào)的處理.盡管采用了哈佛結(jié)構(gòu),有較高的處理速度,但信號(hào)仍是順序處理的[5-6],因而當(dāng) n 較大時(shí),其時(shí)間的控制精度、同步性、分辨率等都將受到嚴(yán)重的挑戰(zhàn).當(dāng)色選機(jī)某項(xiàng)指標(biāo)略有提高時(shí),就必須采用高速 DSP 來設(shè)計(jì),這無疑提高了成本和設(shè)計(jì)的復(fù)雜性(如電磁兼容性問題的處理).

2、PLD色差信號(hào)處理方法

研究表明，DSP 器件做色差信號(hào)處理存在以下2個(gè)問題.

(1)無法充分利用色差信號(hào)處理具有每個(gè)米道獨(dú)立性的特點(diǎn).

(2)DSP 無法真實(shí)現(xiàn)每個(gè)米道信號(hào)的并行同步處理.為此，提出基于 PLD 的設(shè)計(jì)新思路，如圖1所示.前、后側(cè)的色差信號(hào)分別進(jìn)入不同的比較器，與閥值電平比較，無論哪一側(cè)出現(xiàn)高電平都將視為發(fā)現(xiàn)疵米.故采用邏輯或電路形成噴氣原始脈沖，在 PLD 內(nèi)對(duì)原始的脈沖進(jìn)行 ta.st 大小的時(shí)間平移和脈寬處理，并形成實(shí)際的噴氣脈沖.tdset,tp.,的大小由 PLD 的串口電路從上位機(jī)上獲得,V 則由 DAC 給出,大小由上位機(jī)設(shè)定色差信號(hào)通過硬件的分布式獨(dú)立處理,個(gè)復(fù)雜信號(hào)處理問題變得簡潔、明朗和高效,完全擺脫 DsP 處理模式的局限.色差信號(hào)處理的速度是硬件的響應(yīng)速度,其精度主要取決于 PID 的時(shí)鐘精度,兩者皆易滿足色選機(jī)所希望達(dá)到的高指標(biāo)要求。

3、PLD邏輯電路設(shè)計(jì) 

PLD 的每路信號(hào)處理電路獨(dú)立且相同，共劃分為6個(gè)模塊：輸入模塊（in)、存儲(chǔ)模塊（LPMFIFO）、延遲模塊（yanchi)、串行通訊模塊（rs232_new)、比較模塊（cmpout)、輸出模塊（out)，如圖2所示.下面分別介紹各主要的信號(hào)處理模塊的實(shí)現(xiàn)，各模塊設(shè)計(jì)指標(biāo)參照上述常規(guī)性能指標(biāo)，電路圖略。

3.1輸入模塊

輸入模塊的功能是，一方面它把輸入的脈沖信號(hào)經(jīng) UP_NEW 模塊及 EXC 模塊轉(zhuǎn)化為輸出數(shù)據(jù)。

其過程是當(dāng)時(shí)鐘信號(hào)為上升沿時(shí)，讀取輸入脈沖，當(dāng)輸入脈沖為1時(shí)，計(jì)數(shù)變量 count 加1，直到脈沖信號(hào)為0，count 不再加1.另一方面，通過 FALL 及 DOWNCNT2模塊來判斷輸入脈沖的下降沿.當(dāng)輸入脈沖為下降沿時(shí)，使得寫使能 WR 為1，它將使能存儲(chǔ)器把轉(zhuǎn)化完的數(shù)據(jù)讀入存儲(chǔ)器.按性能指標(biāo)要求，經(jīng)過 EXC 模塊把先前轉(zhuǎn)化的數(shù)據(jù)變?yōu)?位輸出（7位最大值為128).

3.2存儲(chǔ)模塊

存儲(chǔ)模塊是芯片自帶的存儲(chǔ)器.FIFO 是先進(jìn)先出堆棧，作為數(shù)據(jù)緩沖器，通常其數(shù)據(jù)存放結(jié)構(gòu)完全和 RAM 一致，只是采取方式有所不同。FIFO 的存貯器實(shí)際上是一個(gè)環(huán)形數(shù)據(jù)結(jié)構(gòu).當(dāng) RD 為1且 empty 為0時(shí)，把存儲(chǔ)器的數(shù)據(jù)讀出（輸出），RD 為讀使能；當(dāng) WR 為1，full 為0時(shí)，可以把數(shù)據(jù)寫入，WR 為寫使能.由內(nèi)部 RP 和 WP（讀寫指針）分別指示數(shù)據(jù)寫和讀的對(duì)應(yīng)單元.當(dāng)寫信號(hào)有效時(shí)，可將輸人端上的數(shù)據(jù)寫入 WP 單元；而當(dāng)讀信號(hào)有效時(shí)，就可讀出（輸出）下一個(gè)新的數(shù)據(jù)了。

3.3延遲模塊

延遲模塊是實(shí)現(xiàn)對(duì)輸入脈沖信號(hào)的延遲.延遲時(shí)間取決 RS-232的輸入.它由300個(gè) D 觸發(fā)器串聯(lián)組成，移位時(shí)鐘位0.1ms，構(gòu)成移位寄存器，它的功能也就是定時(shí)器的效果，最長延時(shí)30.0ms.通過串行通訊模塊的輸出 CNTD[0.6]確定具體的延時(shí)時(shí)間，即由幾個(gè) D 觸發(fā)器串聯(lián)后輸出至 out.

3.4比較模塊

延遲模塊用來比較輸入脈沖的寬度與基準(zhǔn)寬度的大小.該模塊相當(dāng)于一比較器，其中基準(zhǔn)值由上位機(jī)通過串口發(fā)送，而被比較的值由鎖存器提供.它的工作過程如下：當(dāng) EN=1時(shí)，把 DS 與 DI 比較，如果 DI>DS，輸出 DI；反之，則輸出 DS；而當(dāng) EN=0時(shí)，輸出不變，為原來的輸出值.

3.5輸出模塊

輸出模塊把比較模塊的脈寬轉(zhuǎn)化成最終的脈寬輸出.該模塊實(shí)際上是一個(gè)定時(shí)計(jì)數(shù)器.其工作過程如下：首先把輸入的數(shù)據(jù)脈寬送給計(jì)數(shù)器，當(dāng)判斷到 EN 的下降沿時(shí)，計(jì)數(shù)器的數(shù)據(jù)按1.0ms 的時(shí)鐘減1，同時(shí)輸出 out 為1，直到計(jì)數(shù)器減為0，停止計(jì)數(shù)并把輸出 out 置為0，即為所要求的結(jié)果.

4、PLD 設(shè)計(jì)結(jié)果仿真

根據(jù)圖2將各模塊組合起來,輸入信號(hào) input 為兩個(gè)不同脈寬的脈沖輸入,通過輸入模塊對(duì)時(shí)鐘 clk 的計(jì)數(shù)作用,將其脈沖的寬度轉(zhuǎn)換成數(shù)值05H 和 ODH,如圖3所示.串行輸入0AH (taet)和06H (trast)即總延遲和脈寬基準(zhǔn)值,分別打入延遲模塊和比較模塊,其中,總延時(shí)用于選擇某個(gè)觸發(fā)器 D 的輸出作為輸入模塊的輸出,使能脈沖 outen 上跳時(shí),FIFO 上輸出脈寬數(shù)據(jù)和比較模的塊脈寬基準(zhǔn)值比較,輸出比較結(jié)果 cmp.該比較結(jié)果通過計(jì)數(shù)作用在輸出模塊出形成脈沖輸出 out,脈寬分別為為0A 和 OD(由于05H<06H,ODH >OAH),可見,設(shè)計(jì)達(dá)到了脈寬控制和延時(shí)的預(yù)期的目標(biāo).

5、結(jié)束語

根據(jù)上述方法,采用 PLD 器件 EP1K30及外圍線路,做成了4米道的色差信號(hào)處理實(shí)驗(yàn)電路板,實(shí)驗(yàn)時(shí)完全達(dá)到了預(yù)期性能指標(biāo),按同等路數(shù)計(jì)算,其成本低于 DSP 板,若需提高 n 或時(shí)間分辨率等指標(biāo),則只要選擇容量相對(duì)大一些的 PLD 即可,顯然,PLD 具有硬件的處理速度且可獨(dú)立地按米道設(shè)置處理模塊,更合適于色選機(jī)信號(hào)處理的特點(diǎn),是色選機(jī)實(shí)現(xiàn)更高性能指標(biāo)的新的重要途徑.